PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-207900

(43) Date of publication of application: 28.07.2000

(51)Int.CI.

G11C 29/00 G11C 11/407 G11C 11/401

(21)Application number: 11-005656

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

12.01.1999

(72)Inventor: TOMISHIMA SHIGEKI


OISHI TSUKASA

(54) SYNCHRONIZING TYPE SEMICONDUCTOR MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a DDR-SDRAM(single data rate synchronous DRAM) which can perform a test with a low speed tester device.

SOLUTION: A write-driver circuit 1090 gives write-in data of which level is reversed every write-in cycle to a selected memory cell based on write-in data held in a latch circuit 1073a at the point of time at which write-in operation in a test operation mode is specified, in a test operation mode. A read-out driver circuit 1092 gives a compared result of data successively read out to the latch circuit 1073b in accordance with a read-clock signal RCLK, in a test operation mode. A data input buffer 1072a and a data output buffer 1072b operate synchronizing with an external clock signal.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出版公開番号 特開2000-207900 (P2000-207900A)

(43)公開日 平成12年7月28日(2000.7.28)

(51) Int.CL*

識別記号

テーヤコート"(参考)

G11C 29/00 11/407

11/401

671

G11C 29/00

F I

671Z 5B024 362S 5L106

11/34

371A

SIIA

審査辦求 未請求 薪求項の数6 OL (全 19 頁)

(21)出願祭号

(22) 出頭日

特職平11-5656

平成11年1月12日(1999.1.12)

(71) 出版人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 召集 茂樹

工業 冷慰

de transfer de la constante de

東京都千代田区丸の内二丁目2番3号 三

臺電機株式会社内

(72)発明者 大石 司

東京都千代田区丸の内二丁目2番3号 三

亚电极株式会社内

(74)代理人 100064746

弁理士 探見 久郎 (外3名)

Fターム(参考) 5B024 AA15 BA21 BA29 EA01 EA04


5L106 AA01 DD00 DD11 FF01 CC03

(54) 【発明の名称】 同期型半導体配像技體

(57)【要約】 【理題】 低速なテスタ装置によりテク

【課題】 低速なテスタ装置によりテストすることが可能なDDR-SDRAMを提供する。

「解決手段」 ドライバ回路 1090は、テスト動作モードにおいては、テスト動作モードにおける書込動作が 指定された時点で、ラッチ回路 1073 年に保持された 書込データに基づいて、書込サイクルごとにレベルが 記する書込データを選択されたメモリセルに与える。 記ドライバ回路 1092では、テスト動作モードにおい ては、順次読出されるデータの比較結果をリードクロック信号RCLKに応じて、ラッチ回路 1073 日に与える。データ入力バッファ1072 e およびデータ出力バッファ1072 b は外部クロック信号に同期して動作す



【特許請求の範囲】

【請求項 1】 外部クロック信号に同期して、アドレス 信号と制御信号とを取りごむ同期型半導体記憶装置であって、

行列状に配置される複数のメモリセルを有するメモリセルアレイと、

第1の動作モードが指定されるのに応じて、前記外部クロック信号に同期した第1の内部クロック信号を出力し、第2の動作モードが指定されるのに応じて、前記外部クロック信号に同期し、かつ前記外部クロック信号よりも周波数の高い第2の内部グロック信号を出力する内部同期信号発生回路と、

前記外部クロック信号に同期して、前記アドレス信号を 取りこれアドレス信号を

取りこむアドレス信号入力回路と、 前記内部同期信号発生回路の出力の各サイクルにおい

前記内部同期信号発生回路の出力の各サイクルにおいて、前記アドレス信号に基づいて、時系列として順次隣接するメモリセルに対応する内部アドレス信号を生成するアドレスカウンタ回路と、

前記内部同期信号発生回路の出力に基づいて動作し、前記内部アドレス信号に応じて前記メモリセルを選択する メモリセル選択回路と、

前記メモリセル選択回路により選択されたメモリセルに 書込みデータを出力するデータ書込み回路とを備え、 前記データ書込み回路は、

前記第2の動作モードにおいて、所定の書込データに基づいて、前記第2の内部クロック信号に同期して、順次 反転される内部書きこみデータを生成する内部データ生 が同路と

前記第2の動作モードにおいて、前記内部データ生成回路の出力を前記メモリセル選択回路により順次選択されるメモリセルに出力する駆動回路とを含む、同期型半導体記憶装置。

【請求項 2】 前記メモリセルアレイは、

奇数アドレスに対応する第1のアドレス領域と、

偶数アドレスに対応する第2のアドレス領域とを含み、 前記メモリセル選択回路は、前記内部アドレス信号に応 して、前記第1および第2のアドレス領域において同時 に、それぞれ少なくとも1つのメモリセル列を選択し、 前記データ書込み回路は、

が記外部クロック信号に同期して動作し、前記第1の動作モードでは、シリアルに与えられる少なくとも2つの 自込みデータを保持して、パラレルデータに変換し、前 記第2の動作モードでは、与えられる前記所定の書込データを保持するデータ入力回路をさらに含み、

前記駆動同路は、

前記第1の動作モードでは、前記データ入力回路のパラレルデータ出力を、前記第1および第2のアドレス領域で選択されたメモリセル列にそれぞれ与える、請求項 1記載の同期型半導体記憶装置。

【請求項 3】 前記第2の動作モードにおいて、前記デ

ータ書込み回路により前記第1および第2のアドレス領域に書込まれたデータを順次データ対として読出し、前記データ対の比較結果を出力する比較回路をさらに備える。 諸求項 2記載の同期型半導体記憶装置。

【請求項 4】 外部クロック信号に同期して、アドレス 信号と制御信号とを取りこむ同期型半導体記憶装置であって。

行列状に配置される複数のメモリセルを有ずるメモリセルアレイと、

第1の動作モードが指定されるのに応じて、前記外部クロック信号に同期した第1の内部クロック信号を出力し、第2の動作モードが指定されるのに応じて、前記外部クロック信号に同期し、かつ前記外部クロック信号よりも周波数の高い第2の内部クロック信号を出力する内部同期信号発生回路と、

前記外部クロック信号に同期して、前記アドレス信号を 取りこむアドレス信号入力回路と、 前記内部同期信号発生回路の出力の各サイクルにおい

前記内部同期信号発生回路の出力の各サイクルにおいて、前記アドレス信号に基づいて、順次パースト長に相当する個数の内部アドレス信号を生成するアドレスカウンタ回路と、

前記内部同期信号発生回路の出力に基づいて動作し、前端で 記内部アドレス信号に応じて前記メモリセルを選択する メモリセル選択回路と、

が記メモリセル選択回路により選択されたメモリセルからのデータを読出すデータ読出回路とを備え、

前記データ読出回路は、

前記第2の動作モードにおいて、前記パースト長に対応 して順次読み出されるデータと期待値との比較を行う比 校回路と、

前記比較回路の比較結果に不一致が生じるまでの前記内部アドレスの値をカウントするカウント回路とを含む、 同期型半等体記憶装置。

【請求項 5】 前記アドレスカウンタ回路は、前記内部 同期信号発生回路の出力の各サイクルにおいて、前記ア ドレス信号に基づいて、時系列として順次隣接するメモ リセルに対応する内部アドレス信号を生成し、

前記メモリセル選択回路により選択されたメモリセルに 書込みデータを出力するデータ書込み回路とを備え、 前記データ書込み回路は、

新記第2の動作モードにおいて、所定の書込データに基 づいて、前記第2の内部クロック信号に同期して、順次 反転される内部書きこみデータを生成する内部データ生

前記第2の動作モードにおいて、前記内部データ生成回路の出力を前記メモリセル選択回路により順次選択されるメモリセルに出力する駆動回路とを含む、請求項 4記載の同期型半導体記憶装置。

【請求項 5】 前記メモリセルアレイは、 奇数アドレスに対応する第1のアドレス領域と、 個数アドレスに対応する第2のアドレス領域とを含み、 前記メモリセル選択回路は、前記内部アドレス信号に応 じて、前記第1および第2のアドレス領域において同時 に、それぞれ少なくとも1つのメモリセル列を選択し、 前記データ書込み回路は、

前記外部クロック信号に同期して動作し、前記第1の動作モードでは、シリアルに与えられる少なくとも2つの 書込みデータを保持して、パラレルデータに変換し、前 記第2の動作モードでは、与えられる前記所定の書込データを保持するデータ入力回路をさらに含み、

前記駆動回路は、前記第1の動作モードでは、前記データ入力回路のパラレルデータ出力を、前記第1および第2のアドレス領域で選択されたメモリセル列にそれぞれ 53

耐記比較回路は、耐記第2の動作モードにおいて、耐記第1 および第2のアドレス領域のうちの一方からの訪出データを耐記期待値とし、耐記第1 および第2のアドレス領域のうちの他方からの訪出データとの比較を行う、誘求項 5記載の同類型半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体記憶装置 に関し、特に、外部クロック信号に同期して動作する同 期型半導体記憶装置に関する。

[0002]

【従来の技術】近年のマイクロプロセッサ(以下、MPUと称す)の動作速度の向上に伴い、主記憶装置として用いられるダイナミックランダム アクセスメモリ(以下、DRAMと称す)等の高速アクセスを実現するために、クロック信号に同期して動作する同期型DRAM(シンクロナスDRAM:以下、SDRAMと称す)等が用いられている。

【0003】このようなSDRAMにおいては、一層の高速動作を可能とするため、メモリセルアレイを互いに独立可能なパンクに分割した、パンク構成が用いられている。すなわち、各パンクごとに、その動作は、ロウ系動作およびコラム系動作について独立に制御され、たとえばこれらのパンクがインターリーブ動作をすることにより、プリチャージ時間等を抑制して高速動作が実現されている。

[0004]

【発明が解決しようとする課題】しかしながら、上述のようなSDRAMにおいては、より一層の高速動作を実現するために、外部クロック信号の活性化エッジ(たとえば、"L"レベルから"H"レベルへの変化エッジ)においてデータ出力を行なうだけではなく、不活性化エッジ(たとえば、"H"レベルから"L"レベルへの変化エッジ)にも同期して、データの入出力動作が行なわる、いわゆるダブルデータレートSDRAM(以下、DDR-SDRAMと称す)が実現されている。これに

対して、従来のように、外部クロック信号の活性化エッ ジのみに同期してデータの入出力動作が行なわれるSDRAMをシングルデータレートSDRAM(以下、SDR-SDRAMと称す)と呼ばれる。

【0005】ところで、以上説明したように、SDRAM等の半導体記憶装置の動作速度が高速化するに伴って、その製造工程中あるいは製品出荷前段階における動作テストには、以下のような問題点が存在している。【0006】すなわち、半導体記憶装置自体の動作速度が向上するのに合わせて、それをテストするたののテスタ装置の動作速度をも向上させるものとする、きわめて高価なテスタ装置が必要となり、このことは、試験コストの増大をもたらす。言い換えると、製品そのものの製造コストの増大をもたらしてしまうという問題があっ

【0007】本発明は、上記のような問題点を解決するためになされたものであって、高速動作が可能な同期型 半導体記憶装置に対しても、テスタ側の負担を減少させることが可能で、安価に動作試験を行なうことが可能な 同期型半導体記憶装置を提供することである。

[0008]

【課題を解決するための手段】請求項 1記載の同期型半 **革体記憶装置は、外部クロック信号に同期して、アドレ** ス信号と制御信号とを取りこむ同期型半導体記憶装置で あって、行列状に配置される複数のメモリセルを有する メモリセルアレイと、第1の動作モードが指定されるの に応じて、外部クロック信号に同期した第1の内部クロ ック信号を出力し、第2の動作モードが指定されるのに 応じて、外部クロック信号に同期し、かつ外部クロック 信号よりも周波数の高い第2の内部クロック信号を出力 する内部同期信号発生回路と、外部クロック信号に同期 して、アドレス信号を取りこむアドレス信号入力回路 と、内部同期信号発生回路の出力の各サイクルにおい て、アドレス信号に基づいて、時系列として順次隣接す るメモリセルに対応する内部アドレス信号を生成するア マスカウンタ回路と、内部同期信号発生回路の出力に 基づいて動作し、内部アドレス信号に応じてメモリセル を選択するメモリセル選択回路と、メモリセル選択回路 により選択されたメモリセルに書込みデータを出力する データ書込み回路とを備え、データ書込み回路は、第2 の動作モードにおいて、所定の書込データに基づいて、 第2の内部クロック信号に同期して、順次反転される内 部書きこみデータを生成する内部データ生成回路と、第 2の動作モードにおいて、内部データ生成回路の出力を メモリセル選択回路により順次選択されるメモリセルに 出力する駆動回路とを含む。

【0009】請求項 2記載の同期型半導体記憶装置は、請求項 1記載の同期型半導体記憶装置の構成に加えて、メモリセルアレイは、奇数アドレスに対応する第1のアドレス領域と、偽数アドレスに対応する第2のアドレス

領域とを含み、メモリセル選択回路は、内部アドレス信号に応じて、第1および第2のアドレス領域において同時に、それぞれ少なくとも1つのメモリセル列を選択し、データ書込み回路は、外部クロック信号に同期して動作し、第1の動作モードでは、シリアルに与えられる少なくとも2つの書込みデータを保持して、パラレルデータに変換し、第2の動作モードでは、与えられる所み、駆動回路は、第1の動作モードでは、データ入力回路のパラレルデータ出力を、第1および第2のアドレス領域で選択されたメモリセル列にそれでれ与える。

【0010】語求項 3記載の同期型半導体記憶装置は、 請求項 2記載の同期型半導体記憶装置の構成に加えて、 第2の動作モードにおいて、データ書込み回路により第 1および第2のアドレス領域に書込まれたデータを順次 データ対として誘出し、データ対の比較結果を出力する

比較回路をさらに備える。

【0011】請求項 4記載の同期製半導体記憶装置は、 外部クロック信号に同期して、アドレス信号と制御信号 とを取りこむ同期型半導体記憶装置であって、行列状に 配置される複数のメモリセルを有するメモリセルアレイ と、第1の動作モードが指定されるのに応じて、外部ク ロック信号に同期した第1の内部クロック信号を出力 し、第2の動作モードが指定されるのに応じて、外部クロック信号に同期し、かつ外部クロック信号よりも周波 数の高い第2の内部クロック信号を出力する内部同期信 号発生回路と、外部クロック信号に同期して、アドレス 信号を取りこむアドレス信号入力回路と、内部同期信号 発生回路の出力の各サイクルにおいて、アドレス信号に 基づいて、順次パースト長に相当する個数の内部アドレ ス信号を生成するアドレスカウンタ回路と、内部同期信 号発生回路の出力に基づいて動作し、内部アドレス信号 に応じてメモリセルを選択するメモリセル選択回路と、 メモリセル選択回路により選択されたメモリセルからの データを読出すデータ読出回路とを備え、データ読出回 路は、第2の動作モードにおいて、パースト長に対応し て類次読み出されるデータと期待値との比較を行う比較 回路と、比較回路の比較結果に不一致が生じるまでの内 部アドレスの値をカウントするカウント回路とを含む。 【0012】請求項 5記載の同期型半導体記憶装置は、 請求項 4記載の同期型半導体記憶装置の構成に加えて、 アドレスカウンタ回路は、内部同期信号発生回路の出力 の各サイクルにおいて、アドレス信号に基づいて、時系 列として順次隣接するメモリセルに対応する内部アドレ ス信号を生成し、メモリセル選択回路により選択された メモリセルに書込みデータを出力するデータ書込み回路 とを備え、データ書込み回路は、第2の動作モードにお いて、所定の書込データに基づいて、第2の内部クロッ ク信号に同期して、順次反転される内部書きこみデータ を生成する内部データ生成回路と、第2の動作モードに

おいて、内部データ生成回路の出力をメモリセル選択回路により頂次選択 されるメモリセルに出力する駆動回路とを含む。

【0013】請求項 6記載の同期型半導体記憶装置は、 請求項 5記載の同期型半導体記憶装置の構成に加えて、 メモリセルアレイは、奇数アドレスに対応する第1のア ドレス領域と、偶数アドレスに対応する第2のアドレス 領域とを含み、メモリセル選択回路は、内部アドレス信 号に応じて、第1および第2のアドレス領域において同 時に、それぞれ少なくとも1つのメモリセル列を選択 し、データ書込み回路は、外部クロック信号に同期して 動作し、第1の動作モードでは、シリアルに与えられる 少なくとも2つの舎込みデータを保持して、パラレルデ - タに変換し、第2の動作モードでは、与えられる所定 の書込データを保持するデータ入力回路をさらに含み 駆動回路は、第1の動作モードでは、データ入力回路の パラレルデータ出力を、第1および第2のアドレス領域 で選択されたメモリセル列にそれぞれ与え、比較回路 は、第2の動作モードにおいて、第1および第2のアド レス領域のうちの一方からの読出データを期待値とし 第1 および第2のアドレス領域のうちの他方からの読出 データとの比較を行う。

[0014]

【発明の実施の形態】 【実施の形態 1】図 1 は、本発明の実施の形態 1の同期型半導体記憶装置 1 0 0 0 の構成を示す概略 ブロック図である。

【0016】内部制御信号入力端子1010には、信号 CKEと、チップセレクト信号/CSと、行アドレスストローブ信号/RASと、列アドレスストローブ信号/ CASと書込制御信号/WEと、データマスク信号 DM O~DM3が与えられる。

【〇〇17】信号 C K E は、チップへの制御信号の入力を可能とすることを指示するための信号であり、この信号が活性化されないと、制御信号の入力が許可されずチップとして動作しない。

【DD18】信号/CSは、コマンド信号が入力されて

いるか否かを識別するための信号であり、この信号が活性化している状態("L"レベル)において、クロック信号の立上がりのエッジにおいて、他の制御信号のレベルの組合せに応じてコマンドの識別が行なわれる。

【0019】信号/RASは、行系回路の動作を指示するための信号であ り、信号/CASは列系回路の動作の活性化を指示するための信号であ る。信号/WEは、書込動作あ るいは読出動作の識別をするための信号である。

【0020】信号 DMO ~ DM3は、それぞれ対応する データ入出力端子 DQO ~ DQ7、 DQ8 ~ DQ15、 DQ16~ DQ23、 DQ24から DQ31に対するデータ投受のマスク動作を指示する信号である。

【0021】コマンドデコーダ1021は、これら外部制御信号に応じて、SDRAM1000内部回路の動作を制御するための内部制御信号を出力する。モードデコーダ1022は、たとえば内部制御信号として、信号ROWA、信号COLA、信号APCおよび信号SRを出力する。信号ROWAは、ロウ系のアクセスが行なわれることを示す信号であり、信号COLAはコラム系アクセスが行なわれることを示す信号であり、信号ACTはワード線の活性化を指示する信号である。

【0022】信号PCはプリチャージ動作を指示して、 行系の回路動作の終了を指示する信号である。信号RE ADは列系の回路に対して読出動作を指示するための信 号であり、信号WRITEは列系の回路に対して書込動 作を指示するための信号である。

【0023】信号APCはオートプリチャージ動作を指示する信号であり、オートプリチャージ動作が指定されると、パーストサイクルの終了とともに、プリチャージ動作が自動的に開始される。信号SRはセルフリフレッシュ動作が開始されると、セルフリフレッシュタイマが動作し、一定時間が経過すると、ワード線を活性化させて、リフレッシュ動作を開始する。

【0024】モードデコーダ1022は、後に説明するように、たとえば、外部制御信号の組み合わせによりテストモード動作が指定されたが否かの検出を行う。

【0025】SDRAM1000は、さらに、セルフリフレッシュモードが信号SRにより指定されると、動作を開始し、一定時間が経過するとワード線の活性化、すなわちリフレッシュ動作の開始を指示するためのセルフリフレッシュタイマ1054からの指示に従って、リフレッシュ動作を行なうアドレスを発生するためのリフレッシュカウンタ1056を含む。

【0026】SDRAM1000は、さらに、入力信号の"H"レベルまたは"L"レベルの判定の基準となる信号VREFを受ける参照電位入力端子1022と、ア

ドレス信号入力端子1030を介して与えられるアドレ ス信号と、上述した外部制御信号との組合せに応じて、 所定の動作モードに対する情報、たとえばパースト長に 対するデータや、シングルデータレート動作およびダブ ルデータレート動作のいずれが指定されているかに関す る情報を保持するモードレジスタ1046と、外部クロック信号e×t. CLKに同期して動作するアドレス信 号入力パッファ1032~1038を介してアドレス信 号を受けて、行アドレスが入力されるタイミングにおい て、入力された行アドレスを保持するロウアドレスラッ チ1048と、アドレス信号AO〜A12を受けて、列アドレスが入力されるタイミングにおいてこの列アドレスを保持するコラム アドレスラッチ1050と、リフレ ッシュアドレスカウンタ1056からの出力とロウアド レスラッチ1048からの出力とを受けて、通常動作に おいてはロウアドレスラッチ1 048からの出力を、セ ルフリブレッシュ動作中はリブレッシュアドレスカウン タ1056からの出力を選択して出力するマルチプレク サ1058と、マルチプレクサ1058からの出力を受 けて行アドレスをブリデコードするためのロウブリデコ ーダ1062と、コラム アドレスラッチ1050に保持 された列アドレスを基準 として、モードレジスタ104 6からのバースト長のデータに応じて内部列アドレスを 生成するパーストアドレスカウンタ1060と、バース トアドレスカウンタ1060の出力を受けて、対応する 列アドレスのプリデコードを行なうコラム プリデコーダ 1054と、アドレス入力端子に与えられるパンクアド レスBAO~BA2を、外部クロック信号ext. CL Kに同期して動作する入力バッファ1040~1044 を介して受け、指定されたパンクアドレス値を保持する パンクアドレスラッチ1052と、パンクアドレスラッ チ1052の出力を受けて、パンクアドレスをデコード するバンクデコーダ1066とを備える。

【0027】なお、アドレス信号入力端子1030に与えられるアドレス信号は、モードレジスタへの動作モード情報の書込を行なう際に、その何ビットかの組合せによって、モードレジスタ中にデータを書込むためにも用いられる。たとえば、バースト長のBLや、CASレイテンシCLの値などの設定が、アドレス信号の所定のビット数の組合せにより指定される。

【0028】また、パンクアドレス信号BAO~BA2は、ロウ系のアクセス時、およびコラム 系のアクセス時のそれぞれにおいてアクセスバンクを指示する。すなわち、ロウ系のアクセス時、およびコラム 系のアクセス時のそれぞれにおいて、アドレス信号入力端子1030に与えられたバンクアドレスラッチ1052に取込まれた後、バンクデコーダ1056によりデコードされた後、各メモリアレイブロック(パンク)に伝達される。

[0029] SDRAM1000は、さらに、それぞれ

が読出/書込動作を独立に行なうことが可能な単位であ るパンクロ~パンクァとして動作するメモリアレイブロ ック1100、1110および1120と、パンクデコ - ダ1066からの出力およびロウブリデコーダ106 2からの出力に応じて、対応するパンク中の行(ワード 袋)を選択するためのロウデコーダ1102と、コラム プリデコーダ 10:6 4からの出力に応じて対応するパン ク中の列(ビット執対)を選択するためのコラム デコー ダ1104と、該出動作においては選択されたパンク中 の選択されたメモリゼルから該出されたデータをグロー バルエ/OバスG-I/Oに与え、会込動作において は、バスG-1/Oにより伝達された書込データを対応 するパンクに与える1/0ポート1:106と、書込動作 において、外部から与えられた書込データを保持し、バ - ストG- I/Oに与え、読出動作において、パスG-1/0により伝達された読出データを保持するデータ入 出力回路1085 と、データ入出力回路1085 とデータ入出力端子1070との間で入出力データ DQ 0~ D Q31のやり取りを行なうための双方向入出力パッファ 1072~1082とを含む。

【0030】入出力端子1068に対して双方向入出力パッファ1069を介して接受される信号QSO~QS3は、それぞれ対応するデータ入出力端子DQD~DQ7、DQ8~DQ15、DQ16~DQ23、DQ24からDQ31のデータ授受のタイミングを示すデータストローブ信号である。以下では、信号QSO~QS3を信号QSと総称する。

【0031】図2は、図1に示したSDRAM1000の構成のうち、データ入出力動作にかかわる部分を抽出して示す概略ブロック図である。

【0032】図2においては、アドレス信号入力端子としてアドレス信号の最下位ピットA0が与えられるアドレス信号入力端子と、データ入出力端子のうちデータD0を入出力するデータ入出力端子および、制御信号入力端子1010のうち、動作モードを指定するためのモードコマンドを受ける制御信号入力端子に対応する部分のみを抽出して示す。

【0033】図2を参照して、アドレス信号入力端子1030に与えられたアドレス信号A0は、外部クロック信号ext、CLKに同期して動作するアドレス入力パッファ1032を経由して、ラッチ回路1049(ロウアドレスラッチ1048またはコラム アドレスラッチ1050を総称してラッチ1049と称す)に保持される。

【0034】ラッチ回路 1049に保持されたアドレス信号は、内部クロック信号int. CLKに同期して動作するデコーダ1062、(ロウブリデコーダ1062はよびロウデコーダ1102、またはコラム ブリデコーダ1064およびコラム デコーダ1104を総称してデコーダ1063と称す)によりデコードされる。デコード

された内部行アドレス信号に応じて、ロウデコーダ11 D2中のワード線ドライバ1200は、対応するワード 線Wにを選択的に活性化する。一方、デコードされた内 部コラム アドレス信号に応じて、コラム デコーダ110 4中のドライバ1202により、列選択線 CSLが選択 的に活性化される。

【0.035】 行アドレス信号および列アドレス信号は、 適常のSDRAMと同様に、時分割的にSDRAM10 00に与えられる。

- 【0036】 一方、制御信号入力端子(ここでは、読出 /書込動作等を示すコマンドと、動作モードを示すモー F信号を受ける制御信号入力端子を総称している)10 10を介して与えられる制御信号は、外部クロック信号 ext. CLKに同期して動作する入力パッファ131 0(図1における入力パッファ1012~1020を総 称)により取込まれ、ラッチ回路1312に保持され

【0037】ラッチ回路 1312に保持されたコマンドデータは、コマンドデコーダ 1021によりデコードされ、たとえば、読出動作が指定されているか、書込動作が指定されているか、書込動作が指定されているか等の検出が行なわれる。

【0038】 一方ラッチ回路 1312に保持されたデータに基づいて、モードデコーダ 1022は、指定されたデストモードを判定し、後に説明するように、第1のテスト信号TS1、TS2およびTS3をそれぞれ選択的に活性化する。

【0039】 ここで、コマンドデコーダ1021および モードデコーダ1022も内部クロック信号 in t. C LK2に同期して動作する。

【0040】内部制御クロック生成回路1008は、コマンドデコーダ1021からの指示に基づいて、該出動作ではリードクロック信号RCLKを、書込動作においてはライトクロック信号WCLKを、それぞれ出力する。

【0041】さらに、内部制御クロック生成回路1008は、モードデコーダ1022からの第1のテスト信号TS1を受けて、信号TS1が不活性である期間は外部クロック信号と同一の周波数であって、これに同期したクロック信号を内部クロック信号int、CLK1として出力し、信号TS1が活性状態では、さらに、後に説明するように、外部クロック信号ext。CLKの整数倍の周波数(たとえば、4倍の周波数)を持つ内部クロック信号int、CLK2を生成する。

【0042】データ入出力端子1070に与えられるデータは、データストローブ信号QSに同期して、データ入力パッファ1072により取込まれ、ラッチ回路1073eに保持される・ラッチ回路1073eに保持されたデータは、ライトクロック信号WCLKに応じて動作するドライバ回路1090によりグローバル1/0パスG-1/0に与えられる・グローバル1/0線対、G-

1/0により伝達された書込データは、各バンクに対応して設けられている1/0回路 11/0.6により選択されたパンクに対して選択的に与えられる。1/0回路 1106から、選択されているパンクに対するメイン1/0 線対M-1/0に、ドライバ回路1204を介して、書込データが与えられる。書込データは、ワード線W によび列選択線 CS ににより選択されているメモリセルに対して書込まれる。

【0043】 ここで、ドライバ回路 1090は、後に説明するように、第2のテスト信号 TS 2が活性状態では、書込サイクルことにラッチ回路 1073 eに保持されているニークを交互に反転し、コールガオス

れているデータを交互に反転じつつ出力する。 【0044】一方、データ誘出動作においては、ワード はW L および列選択線のらににより選択されたメモリセ ルからの誘出データは、メイン I / O Q 対 M ー I / O を かして伝達され、ドライバ回路 1 2 0 6により増幅され た後、I / O 回路 1 1 0 5を介して、グローバル I / O パスG - I / O に与えられる。

【0045】グローバル「/ 0パスを介して伝達された データは、ドライバ回路 1092により、リードクロッ ク信号RCLKに同期して、ラッチ回路 1073 bに与 えられ、ラッチ回路 1073 bに保持されたデータが、 データ出力パッファ 1072 bを介して、データ入出力

端子 DGO に与えられる。
【0046】後に説明するように、ドライパ回路 109 2は、第1のテスト信号 TS 1が不活性であ る期間(通常動作モードにおいては、読出データを、そのままラッチ回路 1073に伝達するのに対し、信号 TS 1が活性期間("H"レベル)であってテストモードが指定されている期間)においては、メモリアレイから読出されたデータのテスト結果をラッチ回路 1073 b に対して与える。

【0047】 データアウトブットバッファ10726は、信号TS1が不活性期間(通常動作時)においては、SDRAM1000内部で生成されるデータストローブ信号のSと同期してデータ出力動作を行なう。これに対して、信号TS1が活性状態("H"レベル)においては、データ出力のタイミングは外部クロック信号に同期して行なわれる。

【0048】 【通常動作モードでの DDR - SDR AM の動作】図3は、図1に示したSDR AM 1000のダブルデータレート動作の概略を説明するためのタイミングチャートである。

【0049】図3においては、パースト長が8で、リード動作のCASレイテンシが2の場合の動作を説明する。

【0050】ここで、バースト長が8、リード時のCA Sレイテンシが2の場合を示している。CASレイテン シが2とは、コマンド入力後2クロック目にデータ出力 が開始されることを意味する。 【0051】【DDR-SDRAMモードでの書込動作】図3を参照して、時刻も0における外部クロック信号ext。CLKの立上がりのエッジにおいて、信号/CSおよび信号/RASが活性状態であることに応じて、SDRAMの活性化が指示される時刻もロにおいて、行アドレスおよびパンクアドレスの取込が行なわれ、ロウアドレスラッチ1052中に保持される。

【0052】 続いて、時刻 t 1 において内部クロック信号 i n t. C L Kの活性化のエッジで信号 / CS、信号 / CASおよび信号 / WEが活性状態であることに応じて書込動作が指定される。このとき、列アドレスも入力されコラム アドレスラッチ 1 050がその値を保持する。このとき、パーストライトの動作モードを設することで、次のサイクル以降での書込作業はパーストテストカウンタ 1 060により、SDRAM1000内部において自動的にコラム アドレスをインクリメントさせながら進行することになる。

【0053】舎込動作が指定されることで内部における 舎込動作を指示するためのフラグ信号の信号WRITE が活性状態へと変化する。

【0054】その後は、SDRAM1000に与える信号のSに同期して、外部において書込データを変化させることで、書込データの取込が行なわれる。

【0055】さらに、シリアルに書きこまれたデータは、データ入出力回路1086において、2ピットごとに、パラレルデータに変換され、時刻t3以後、時刻t4~t6において、選択されたメモリセルに書きこまれ

【0056】【DDR-SDRAMモードでの該出動作】次に、該出動作においては、時刻も10において、外部クロック信号ext、CLKの立上がりのエッジにおいて、信号/CSおよび信号RASが活性状態であることに応じて、ワード線を活性化させるためのACTコマンドの入力が行なわれる。この時点で、ワード線を指定するアドレスの入力も同時に行なわれる。

【0057】続いて、時刻 t 1 1 において、信号/CS および信号/CASが活性状態であることに応じて、読出動作の指定が行なわれる。このとき、列アドレスの指定が行なわれ、コラム アドレスラッチ1050に保持される。コラム アドレスラッチ1050に保持された列アドレスに基づいて、バーストアドレスカウンタ1050が内部アドレスを生成する。ワード線が活性化され、選択されたメモリセルから2ビット並列に読出され、センス中で生成される読出クロックRCLKに同期して読出される。

【0058】2ピット並列に読み出されたデータは、データ入出力回路1086に保持され、シリアルデータに変換されて、時刻+13から順次データ入出力端子10

70に対して出力されていく.

【0059】 ここで、パーストリードの動作モードに対する設定が行なわれていると、時刻 t 1 4 以降の読出動作は、内部で自動的にコラム アドレスをインクメントさせながら、2 ピットの並列読出およびシリアルデータの変換が順次行なわれ、データ入出力端子への出力が行われることになる。

【0060】 このとき、データ出力に同期して、SDR AM1000から信号のSを出力し、SDRAM100 0の外部に対してデータ出力のタイミングを与える。

【0061】以上説明したとおり、コラム 系のアクセスにおいては、アドレス信号はコラム アドレスラッチ1050に収込まれる。この列アドレスのバースト時における変化の仕方は、後に説明するように、インタリーブ方式とシーケンシャル方式との2種類がある。そのいずれの変化の仕方を選択するかは、アドレス信号の組合せにより、モードレジスタ1046中に動作情報として審核される。このモードレジスタ1046の制御に従って、バーストアドレスカウンタ1060の変化の仕方が異なることになる。

【0062】 DDR-SDRAM動作モードでは、外部クロック信号の1サイクルにおいて、データを2回出力することが必要である。そこで、DDR-SDRAM動作モードでの内部回路の動作としては、1クロックサイクルにおいて、選択されたメモリアレイブロックから2個のデータを設出すことになる。そのたのに、バーストリスカウンタ1050から出力されるアドレス信号は、この2個のデータを読出すための2つのアドレスを一度に発生させることが必要となる。

【0063】この場合、問題となるのは、バーストアドレスの初期状態、すなわち、外部から与えられる列アドレス信号は、偽数あるいは奇数のいずれのアドレスでもよいたのに、バーストアドレスの生成は、入力されたアドレスから順次インクリメントしていけばよいわけではないことである。

【0054】たとえば、外部から列アドレス信号として 1が入力された場合においても、発生されるべきペアの 内部列アドレス信号は、シーケンシャルモードの場合に は(1、2)であるのに対し、インタリーブモードの場合には(1、2)となる。

【0065】したがって、偽数のアドレスでの列選択が 行なわれる場所と、これとペアになる奇数のアドレスで の列選択(列選択信号が活性化される列)の場所とが異 なることになる。

【0056】このために、SDRAM1000では、偽数アドレスに対応する領域と奇数アドレスに対応する領域と奇数アドレスに対応する領域にメモリセルアレイブロックの各々を分割し、偽数のアドレスに対応する列選択信号と、奇数のアドレスに対応する列選択信号のデコーダを分離し、独立に動作させる構成となっている。

【0067】 たとえば、メモリセルアレイバンクロにおいては、偽数アドレスに対応する領域11008 と奇数アドレスに対応する領域1100 とにメモリアレイブロックが分割されている。

【0068】 [内部制御クロック生成回路1008の構成] 図4は、内部制御クロック生成回路1008の構成をより詳細に説明するための概略ブロック図である。

【0069】内部制御クロック生成回路1008は、差動増幅器150からの出力とデータ出力部に与えられた内部クロック信号Int. CLK1とを受けて、両者の位相を比較する位相比較器1562と、位相比較器1562からの出力に応じて、可変遅延回路1566の遅延量を制御する遅延期御回路1564とを含む。

【0070】 ここで、可変遅延回路1566は、各々の 遅延時間が遅延制御回路1554からの遅延制御信号に より制御される互いに直列に接続された複数段の遅延回 路を会む。

【0071】内部制御クロック生成回路1008は、さらに、内部制御クロック生成回路1008がDLL回路として動作する場合には、差勤増幅器150からの出力を可変遅延回路1566に与え、同頭別回路156がPLに回路として動作する場合には、可変遅延回路1566の入力として与えるマルチで同窓遅延回路1566の出力をして動作する場合には、可変遅延回路1566の出力をスイッチング回路186に今まれる複数の皮がよっまで、PLL回路として動作する場合には、可変遅延延延がよりとして動作として動作する場合には、可変遅延延延がよりに含まれる複数の皮が回路186に与えるマルチがらの出力をスイッチング回路186に与えるマルチブレクサ1572とを含む。

[0072] 図4に示した分周回路158は、可変遅延回路1566に含まれる複数の遅延回路のうちの中央の遅延回路からの出力を受けて、所定の分周比で分周した信号を出力する。

【0073】スイッチング回路188は、分周器158の出力と可変遅延回路1566の出力とを受けて、いずれか一方を選択的に出力する。

【0074】スイッチング回路190は、クロックドライバ154からの出力と、スイッチング回路188からの出力とを受けて、いずれか一方を選択的に内部クロック信号int.CLK1として出力する。

【0075】スイッチング回路186は、差勤増幅器150の出力とマルチブレクサ1572の出力とを受けて、いずれか一方を選択的にクロックドライバ154に与える。内部クロック信号int.CLK2は、内部回路の制御に用いられる。

【0076】また、内部高速モードにおいては、この内部同期回路はDLL動作モードからPLL動作モードに変化するため、以下ではこの同期回路のことをDPLL回路と呼ぶことにする。

【0077】そして、内部高速モード時に外部から入力されるクロックの周波数を整数倍する際の倍率は、特に限定されないが、たとえば4倍であるものとする。

【0078】 なお、内部制御クロック生成回路1008が、DLL回路として動作するモードにおいて、その出力信号であるint. CLK1は、たとえば、データの出力の制御に用いられる。ここで、内部高速モード時に外部から入力されるクロックの周波数を整数倍する際の信率は、8倍や16倍あるいはそれ以上とすることも可能である。

【0079】以下では、その動作について簡単に説明する。可変遅延回路 1566の出力は、クロックドライバ154により内部回路に分配される。差動増幅回路(入力バッファ)を通った外部クロック信号 ext. CLK スイッチング回路 186により選択され、クロックドライバ154で駆動力が増加されて、内部回路系に制御信号の基準信号として分配される。

【0080】また、差動増幅器150の出力は、マルチプレクサ1570により選択されて、可変遅延回路15

65のトリガ信号として入力される。 【0081】通常動作においては、可変遅延回路 156 6の出力が、スイッチング回路 188および 190により優先的にデータ出力部に与えられる。

【0082】スイッチング回路190を軽てドライバ回路191で駆動力を増加したクロック信号は、各入出力端子DQ0~DQ31に分配される。

【0083】 各入出力端子DQ D~DQ3 1 に与えられたクロック信号は、位相比較器 1562に入力される。位相比較器 1562に入力される。位相比較器 1562では、このレブリカバッファからの内部クロック信号 int. CLK1と、差動増幅器 150からの外部クロック信号からの位相が比較される。

【0084】次に、内部高速モード時の動作について説明する。この場合、可変遅延回路1566は、その総遅延全の半分の遅延重を有する遅延回路の出力が、マルチブレクサ1570により選択され、外部クロック信号の代わりに可変遅延回路1566の入力に与えられる。したがって、可変遅延回路は開ループを形成することになる。

【0085】 ここでは、マルチブレクサ1570にはインバータ1段分の回路が含まれており、このインバータの存在により、可変遅延回路およびこのインバータ回路で構成されるループ内に含まれる遅延段が奇数段になるように構成される。したがって、このループはリングオシレータを構成し、自走発振を開始する。

【0086】以上の構成において、可変遅延回路 156 6の総遅延量の半分の部位から出力を取出すこととした のは、リング発振器の1周期分の遅延量と可変遅延回路 の遅延量とを等しくするためである。このリング発振器 の出力は、分周器 158を通り1/4の周波数にされた 後、スイッチング回路 188および190により選択さ れ、各入出力端子DQD~DQ31に対して分配される。内部クロック信号int. CLK1と外部クロック信号との周期の位相が合うように位相比較器1562および遅延制御回路1564により可変遅延回路1566の遅延量が制御される。

【0087】 したがって、位相が合っている状態においては、リング発掘器の出力は、外部クロック信号 e × t. CLKの 4倍の周波数となっている・

【0088】この4倍周波数の内部クロック信号 I C t. CLK2が、マルチブレクサ1572およびスイッ チング回路186により選択され、クロックドライバ1 54により駆動力が増加されて、内部回路系に制御信号 として分配される。

【0089】以上のような構成とすることで、外部クロック信号 extic CLKの1クロック分の時間において、たとえば、リード動作中において、内部回路はバースト4回分の動作を自動的に実施することになる。

(1090) すなわち、このような動作モードでは、外部クロック信号ext、CLKの周波数が高くない場合においても、内部回路自体は高速動作を行なうことが可能である。

【0091】 【データ入力部の構成】図5は、図2に示したデータ入力部の構成をより詳細に説明するためのブロック図である。

【0092】データ入出力端子 DQ Dに与えられたデータは、データ入力バッファ 1072 e を介して、ラッチ回路 1073 e に与えられる。

【0093】ラッチ回路10738は、データ入力バッファ10728からのデータをそれぞれ受けるデータラッチ107381および107382を含む。 【0094】データ入力バッファ10728は、信号T

【0094】データ入力パッファ1072eは、信号TS1が不活性状態(通常動作)においては、データストローブ信号QSに同期してデータ入出力端子DQDに与えられるデータを交互にデータラッチ1073e1および1073e2に与える。

【0095】データラッチ1073e1に保持された書 込データは、ライトクロック信号WCLKおよび信号W CLKを受けて反転するインバータ2004の出力信号 によって制御されるトランスファゲート2002を介し てラッチ回路2010に与えられる。

【0095】 - 方、データラッチ回路 1073a2に保持された書込データは、信号WCLKおよび信号WCLKを受けて反転するインパータ2008の出力信号により制御されるトランスファゲート2006を介して、ラッチ回路2020に与えられる。ラッチ回路2010は、相互に入力ノードおよび出力ノードが接続するインバータ2012および2014を含む。

【0097】 - 方、ラッチ回路2020も、相互に入力 ノードと出力ノードとが接続するインパータ2022お よび2024を含む。 【0098】カウンタ2030は、信号TS2が活性状態("H"レベル)となるのに応じて活性化され、ライトクロック信号WCLKの活性化に応じてカウント動作を行なう2ピットカウンタである。 つまり、カウンタ2030の出力信号のおよびその反転信号/Qは、信号TS2が活性な状態においては、ライトクロック信号WCLKの1サイクルごとにそれぞれその値が反転する。

【0099】一方、カウンタ2030の出力信号Qは、信号TS2が不活性状態においては、"L"レベルを維持する。

【0100】ラッチ回路2010の出力は、切換回路2040を介して、インバータ2060に与えられ、書込データWD0として出力される。

【0101】 一方、ラッチ回路2020の出力は、切換回路2050を介して、インパータ2052に与えられ、インパータ2052から書込データWD1として出力される。

【0102】後に説明するように、書込データWDOは、メモリアレイの偶数アドレス領域に対して出力される書込データであり、書込データWD1は、メモリアレイの奇数アドレス領域に与えられる書込データである。【0103】切換回路2040は、インバータ2012の出力を受け、カウンタ2030の出力信号Qが"上"レベルのときに等通状態となって、インバータ2050に与えるトランスファゲート2042と、インバータ2014の出力を受け、信号Qが"H"レベルのときに等通状態となって、インバータ2062へ与えるトランスファゲート2044とを含む。

【0104】 -方、切換回路2050は、インパータ2022の出力を受け、カウンタ2030の出力信号のが"L"レベルのときに導通状態となって、インパータ2062に与えるトランスファゲート2054と、インパータ2024の出力を受け、信号のが"H"レベルのときに導通状態となって、インパータ2062へ与えるトランスファゲート2052とを含む。

【0105】図6は、図5に示したデータ入力パッファ 1072mの構成を説明するための概略プロック図である。

ータラッチ1073 a とを接続するNチャネルMOSトランジスタ2114と、ゲート電位がOR回路2105の出力により制御されるNチャネルMOSトランジスタ2120と、NチャネルMOSトランジスタ2120を介して、バッファ部2100からの出力信号を受け210万円路2122とデート電位がNAND回路2122とデータの出力により制御され、ラッチ回路2123とデランシスタ2124とを含む。

【0:0.7.】図7は、図1に示したメモリアレイブロック1100の構成をより詳細に説明するための概略プロック図である。

【0108】メモリアレイブロック1100は、偽数アドレスが割当でられてメモリセルアレイ領域1100eと、奇数アドレスが割当てられている奇数アドレス領域1100bより構成される。

【0.109】 メモリアレイブロックは、その行方向(ワード執方向)に沿って、複数個のメモリアレイブロックMABi(i=1,…,N)に分割されているものとす

【0110】図7においては、特に、i番目のメモリア レイブロックMABiが行アドレス信号に応じて選択状態となっているものとする。メモリアレイブロックMA Biの両側には、センスアンブ帯SABiおよびSAB 上土1がそれぞれ配置されている。

【01.11】 偶数アドレス領域 1.100 e においては、内部列アドレス信号 CA1~CA4のいずれかが活性化されるのに応じて、奇数アドレス領域 1.100 b においては、内部列アドレス信号 CA1~CA4~のいずれかが活性化されるのに応じて、それぞれ1本ずつの列選択線CSしが活性化される。

【0112】たとえば、パースト書込動作においては、パーストアドレスカウンタ1060のカウント結果に基づいて、内部列アドレス信号CA1~CA4および内部列アドレス信号CA1~CA4が原次生成され、1度に偶数アドレス領域11006に対して、2ビットずつのデータ書込が行なわれることになる。

【0113】グローバル I / OバスG - I / Oにより伝達された書込データWD OおよびWD 1は、それぞれ偽数アドレス領域11700 e に対して設けられているメインI / O線対M-I / O Oおよび奇数アドレス領域1100 b に対応して設けられているメインI / O線対M-I/O 1に伝達される。

【01 14】たとえば、上述したようなパースト書込動 (01 14】たとえば、上述したようなパースト書込動 (01 14】たとえば、上述したようなパースト書込動 (01 14】 D5 および D7 が順次メイン I / O線対M - I / O0 に与えられ、書込データW D1 として、データD2、D4、D5 および D8 がメイン I / O線対M-I / O1 に順次与えられる。 【0115】以上のようにして、互いに隣接するメモリセル列に対して、偽数アドレス領域1100eおよび奇数アドレス領域1100eおよび奇数アドレス領域1100eのそれぞれにおいて、データが4サイクルにわたって2ピットずつ書込まれることで、合計8ピットのデータ書込が行なわれることになるス

【0116】図8は、図7に示したメモリアレイブロックMABIの構成をより詳細に説明するための概略ブロック図である。

【0117】図8においては、メモリアレイブロックMABIのうち、4つのメモリセル列にそれぞれ対応して設けられるビット線対BL1、/BL1、…、BL4、/BL4の構成を示す。

【0 1 18】図8を参照して、ビッド線対 B L 1, / B L 1 および B L 3, / B L 3 に対して設けられるセンスアンプ帯 S A B i + 1 に属し、ビット線対 B L 2, / B L 2 および B L 4, / B L 4 に対して設けられるセンスアンプ S A は、センスアンプ帯 S A B i に届している。

【0119】すなわち、隣接するビット線対に対応するセンスアンプSAは、交互に、メモリアレイブロックMABIについて対向して設けられるセンスアンプ帯SABIおよびSABI+1内に設けられる構成となっている。

【0120】メインI / O線対M-I / Oにより伝達された書込データは、スイッチ回路SWを介して、ワード線方向に設けられるサブI / O線対S-I / Oに伝達される。ビット線対BL1、/BL1と、サブI / O線対S-I / Oは、それぞれトランジスタTR11およびTR12を介して接続され、ビット線対BL2、/BL2とサブI / O線対S-I / Oとは、NチャネルMOSトランジスタTR21およびTR22をそれぞれ介して接続されている。

【0121】トランジスタTR11およびTR12のゲート電位は、コラム デコーダ1104により選択的に活性化される列選択線のSL1により制御される。一方、トランジスタTR21およびTR22のゲートは、同様にコラム デコーダ1104により選択的に活性化される列選択線のSL2により制御される。

(0122) 選択されたワード線W Lに対応するメモリセルM Cは、それぞれビット線対B L 1 およびB L 2 に接続している。

【0 1 2 3】ビット線対 B L 3、 / B L 3 および B L 4、 / B L 4 についても同様の構成が設けられている。 【0 1 2 4】列選択線 C S L 1 ~ C S L 4 は、それぞれ 列アドレス C A 1 ~ C A 4 に応じて選択的に活性化され

【0125】図9は、図8に示したメモリセルに対して、データ書込を行なった場合の書込データの配置を示す平面図である。

【0126】図9においては、図5において説明したドライバ回路内のカウンタ2030が、信号TS2に応じて活性化され、ライトクロック信号WCLKのサイクルことに書込データの反転が行なわれるものとする。

【O 1 2 7】 すなわち、図 9 を参照して、まず書込サイクルの第 1 サイクルめにおいては、列 アドレス信号 C A 1 に応じてビット線対 B L 1 および / B L 1 が選択され、選択されたワード線W Lにより判卸されるメモリセルM C 1 に対しては、ビット線 B L 1 とメモリセルM C 1 とを接続するためのビット線コンタクト B C 1 を介して、"H"レベルのデータが書込まれる。

【0128】 校いて、書込サイクルの第2サイクルにおいては、ピット執対 BL2および/BL2がアドレス信号CA2に応じて選択され、選択されたワード執いにより活性化されるメモリセルMC2に対しては、ビット執BL2と、メモリセルMC2とを報ぐピット執コンタクトBC2を介して、"L"レベルのデータが書込まれる。

【0129】すなわち、ビット線対BL1, /BL1に対するデータの書込が行なわれる期間も、ビット線対BL2, /BL2にデータ書込が行なわれる期間も、ラッチ回路1073 aに保持されているデータはいずれも "H"レベルに相当するが、カウンタ回路2030の出力レベルが反転することにより、反転されたレベル ("L"レベル)のデータが、メモリセルMC2に対してかによるスートになる。

て書込まれることになる。
【0130】以下、同様にして、書込動作の第3サイクルにおいては、列アドレス信号でA3に応じて選択されるビット線対BL3。/BL3に接続するメモリセルMC3に対して"H"レベルのデータが書込まれ、第4サイグルにおいては、ビット線対BL4,/BL4に接続するメモリセルMC4に対して、"L"レベルのデータの書込が行なわれる。

【0131】以上のようにして、テストモード信号TS 2が活性化している状態では、行方向に互いに隣接するメモリセルに対して、互いに反転したデータが書込まれるため、メモリセルのリフレッシュ特性を測定する試験を行なう場合は、メモリセル間に電圧ストレスをかけた状態でテストを行なうことが可能となる。

【0132】すなわち、メモリセル間のリーク電流による不良が存在するか否かを、図9のようにして書込まれたデータを所定時間経過後読出すことで試験することが可能となる。

【0133】図10は、以上説明したようなテスト動作 モードであって、信号TS1および信号TS2がともに 活性状態 ("H"レベル)である場合のテスト動作を説 明するためのタイミングチャートである。

【0134】図10に示した時刻11以前の段階で、書込動作モードが指定され、かつ行アドレス信号が与えられているものとする。

【0 1 35】時刻 t 1における外部クロック信号 e × t. CLKの立上がりのエッジにおいて、コマンド信号と列アドレス信号が与えられる。

【0135】 -方、時刻 t 1 において、外部からのデータ書込のタイミングをSDRAM1000に与えるためのデータストローブ信号QSも活性状態となり、これに応じて、データ入出力端子に与えられるデータDAが、たとえば"H"レベルとなる。

にこえば、ローレトルとはず。 【0137】これに応じて、ラッチ回路1073e中の データラッチ1073e1および1073e2の双方

に、同時に"H"レベルのデータ書込が行なわれる。 【0138】続いて、外部クロック信号e×t・CLKの時刻t1における立上がりエッジから所定時間遅延した段階で、内部制御クロック生成回路1008からライトクロック信号WCLKが出力され始める。

【0 139】図10に示したとおり、テスト動作モードにおいては、外部クロック信号ext. CLKの4倍の周波数(1/4の周期)のライトクロック信号WCLKが生成されている。

【0140】時刻 t 2 におけるライトクロック信号W C L K の立上がりエッジに応答して、舎込データW D O お よびW D 1 が、ドライバ回路 1.09-0 から出力され、グ ローバル I / Oバス上をデータ D 1 および D 2 として伝 遠される。

【0141】時刻も3において、列アドレス信号 CA1に対応する列選択線 CSL1が活性状態とされ、"H"レベルであるデータ D1および D2が、それぞれ偽数アドレス領域 1100 a および奇数アドレス領域 1100 bの選択されたメモリセル列に書込まれる。

【0142】時刻 t 4 において、列選択線 C S L 1 は非活性状態となり、一方、グローバル 1 / O 線対 G ー 1 / Oには、ドライバ回路 1 0 9 0 から、"L"レベルのデータが出力される。

【0143】このデータは、書込データD3およびD4として、それぞれ偶数アドレス領域1110日まおよび奇数アドレス領域1110日またお奇数アドレス領域110日またにおいて、列アドレス信号 CA2に対応する列選択線 CSL2が活性状態とされるのに応じて、この"L"レベルのデータD3およびD4が選択されたメモリセル列中のメモリセルにそれぞれ書込まれる。

【0144】以後、同様にして、次のライトクロックW CLKのサイクルにおいては、 "H"レベルのデータD 5およびD 5がそれぞれ書込まれ、さらに次のライトクロックW CLKのサイクルにおいては、 "L"レベルの書込データD 7 およびD 8が、偶数アドレス領域11100 らにおいてそれぞれ選択されたメモリセルに対して書込まれる。

【0145】図11は、図2に示したリードドライバ回路1092の構成を説明するための概略プロック図である。

【0146】図11を参照して、リードドライバ回路1092は、偶数アドレス領域1100eからの読出データRD0を受けるインパータ2302と、奇数アドレス領域1100eからの読出データを受けるインパータ2304と、読出データRD0およびRD1を受けて、両者の比較結果を信号TROUTとして出力するに行号TROUTを受ける切換回路2320と、インパータ2304の出力および信号TROUTを受ける切換回路2330とを含む。

【0147】 切換回路2320は、インバータ23,02の出力を受け、信号TS1および信号TS1の反転信号を出力するインバータ2336の出力により制御されて、信号TS1が"L"レベルにおいて導通状態となるトランスファゲート2322と、信号TS1が"H"レベルにおいて導通状態となるトランスファゲート2324とを含む。

【0148】切換回路2330は、信号TS1およびその反転信号により制御され、インパータ2304の出力を受けて、信号TS1が"L"レベルにおいて等通状態となるトランスファゲート2332と、信号TS1が"H"レベルにおいて等通状態となるトランスファゲート2334とを含む。

【0149】ドライバ回路1092はさらに、トランスファゲート2322および2324の出力を受けるラッチ回路2340と、トランスファゲート2332および2334の出力を受けるラッチ回路2350とを含む。【0150】ラッチ回路2340は、トランスファゲート2322の出力を受けるインバータ2342と、バータ2342とラッチ回路を構成するように接続され、入力ノードにトランスファゲート2324の出力を受けるインバータ2344を含む。

【0151】ラッチ回路235.0は、トランスファゲート2332の出力を受けるインバータ2352と、インバータ2352とラッチ回路を構成するように接続され、入力ノードにトランスファゲート2334の出力を受けるインバータ2354を含む。

【0152】ドライバ回路1092は、さらに、リードクロック信号RCLKを受けるインバータ2362と、信号RCLKおよびその反転信号により制御され、ラッチ回路2344の出力を受けて、読出りロック信号が"L"レベルにおいて挙通状態となるトランスファゲート2360と、信号RCLKおよびその反転信号を出力するインバータ2372により制御され、ラッチ回路2350の出力を受けて、信号RCLKが"L"レベルにおいて挙通状態となるトランスファゲート2370とを

【○153】トランスファゲート2360の出力は、ラ

ッチ回路 1 0 7 3 b中のデータラッチ 1 0 7 3 b 1 に保持され、トランスファゲート 2 3 7 0 の出力は、ラッチ回路 1 0 7 3 b 2 により保持される。

【0154】データ出力パッファ1072 bは、データラッチ1073b1および1073b2の出力をそれぞれ受けて、信号TS1が"L"レベル G通常動作時)においては、データラッチ1073b1および1073b2に空のデータを交互に出力し、信号TS1が活性状態("H"レベル)においては、データラッチ1073b1または1073b2のいずれかの出力のみをデータ入出力端子DQOに出力する。

【0155】図12は、図11に示した比較回路231 0の構成を説明するための概略ブロック図である。

【0156】比較回路2310は、読出データRDOおよびRD1を受ける否定排他的論理和演算回路EXNORと、電源電位Vocと接地電位2508との間に直列に接続されるPチャネルMOSトランジスタ2504および2506ならびにNチャネルMOSトランジスタ2508を含む。

【0157】 PチャネルMOSトランジスタ2504およびNチャネルMOSトランジスタ2508のゲートは、プリチャージ信号PREが入力し、PチャネルMOSトランジスタ2505のゲートには、論理ゲートNEXORの出力が入力する。

【0158】以下では、PチャネルMOSトランジスタ 2506およびNチャネルMOSトランジスタ2508 の接続ノートをノードN1と呼ぶことにする。

【0 1 5 9】比較回路2 3 1 0 は、さらに、信号T S 1 とノードN 1 の電位レベルとを入力として受け、信号T ROUTを出力する NAN D回路2 5 1 0 とを含む。

【0160】以下、比較回路2310の動作について説明する。テスト動作モードであって、信号TS1が"H"レベルにおいて、バースト動作によるデータ読出を行なう以前に、テのブリチャージ信号PREは一旦"H"レベルとなることで、NチャネルMOSトランジスタ2508を達通状態とし、ノードN1のレベルは、"L"レベルとされているものとする。

【0151】このような初期設定動作の後に、読出データRDO, RD1が同一のデータである場合は、排他的否定論理和演算回路EXNORの出力は"H"レベルとなるので、PチャネルMOSトランジスタ2500は非 挙通状態のままである。

【0152】したがって、NAND回路2510からの出力信号TROUTは"H"レベルを維持する。このとき、データ入出力端子DQOには、"H"レベルの信号が出力され、偶数領域および奇数領域から読出されたデータが一致していることが示される。

【0 1 6 3】 しかしながら、連続して読出されるデータ のうち、1回でも読出データRDOおよびRD1 が異な った値となっている場合は、ゲート回路E×NORの出力は"L"レベルとなり、PチャネルMOSトランジスタ2506を築通状態とする。これに応じて、ノードN1のレベルは"H"レベルまで充電される。

【0164】 ノードN1の電位レベルが"H"レベルとなることにより、出力信号TROUTは"L"レベルとなり、次にプリチャージ信号が活性化するまで、データ入出力端子DQOに出力されるレベルは"L"レベルを維持することになる。

【0.1.6.5】 すなわち、以上のような動作により、ある特定の1つのデータ入出力ピンDQ Oに対し、連続して誘出されるパーストデータのデスト結果を示す縮退データが出力され、誘出動作モード中に1つでも偶数アドレス領域と奇数アドレス領域で一致しない場合には、
"L"レベルのフェイル信号を対応するデータ入出力ピンDQ Oに出力することになる。

【ロ166】上述したとおり、このとき、データ出力の タイミングは外部クロック(低周波数)に同期して行な われる。

【0167】このように、テスト動作モードにおいては、外部クロック信号よりも、内部回路が高速に動作し、かつぶ隣接するメモリセル間で互いに反転したデータを内部生成して書込むので、テスタの負担を経済することが可能である。

【0.1.68】 【実施の形態 2】実施の形態1においては、バースト読出される一連のデータのうち、1組でもデータの一致しない読出データが存在する場合、データ入出力端子には不一致状態が検出されたことを示す"し"レベルの信号が出力される。

【0169】しかしながら、このような構成のみでは、一連のバースト読出動作中に不良ピットが存在したことはわかるものの、いずれのアドレスのピットにおいて不良アドレスが発生しているのかまでは判定することはできない。

【0170】実施の形態2の同期型半導体記憶装置においては、たとえば、複数のデータ入出力端子DQO~DQ3にそれぞれ対応して図11に示したような比較回路2310が設けられており、この複数の比較回路2310からの結果に基づいて、判定結果を生成する不良アドレスモニタ回路3000がさらに設けられる様成となっている点で実施の形態1のSDRAM1000と異な

でで、 【 ○ 1 7 1】その他の点は実施の形態 1 の S D R A M 1 ○ ○ ○ の構成と同様であるので、以下では、この不要ア ドレスモニタ回路 3 ○ ○ ○ の構成を中心に説明すること にする。

【O 172】なお、以下の説明では、説明の簡単のために、読出データの出力が、データ入出力端子 DQ 0~DQ3に対して行なわれる場合を例にとって説明するが、本発明はこのような場合に限定されることなく、より少

ないデータ入出力端子に対して、または、より多くのデ ータ入出力端子に対して、データ出力が行なわれる場合 に適用することも可能である.

【0173】比較回路2310の構成は、図11に示し た構成と同様である。以下では、データ入出力端子DQ O~DQ3にそれぞれ対応する比較回路を区別するため に、データ入出力端子DQD~DQ3にそれぞれ対応す る比較回路を2310.0~2310.3で表わすもの とする.

【0174】比較回路2310,0~2310,3から それぞれ出力されるテスト結果TROUTO~TROU T3を不良アドレスモニタ回路3000は受けて、信号 TROUTO~TROUT 3のいずれもが正常であ るこ とを示しているかきり("H"レベルであ るかぎり)、 不良アドレスモニタ回路 3000は、データ出力が行な われる期間中のリードクロック信号 R C L K のサイクル 致のカウントを行なう。信号TROUTD~信号TRO UT 3のいずれかが、判定結果が不良であることを示すと、不良アドレスモニタ回路3000は、信号RCLK このカウント動作を停止する。不良アドレスモニタ回路3 ロロロのカウント結果は、テスト動作時には使用しない ライトデーダマスク信号用のデータ入出力端子DQMU および DQM 1 に対して出力される。

【0175】すなわち、ライトデータマスク信号の入力 ピンDQMDおよびDQM1に対するデータ入出力パッ ファ3100および3102は、実施の形態2のような テストモードが指定されておらず、モードデコーダ10 22からの信号TS3が不活性状態("L"レベル)で あ る期間は、入出力端子DQMOおよびDQM 1 からの データを、それぞれ取込むのに対し、信号TS3が活性 状態("H"レベル)では、不良アドレスモニタ回路3 OOOからの出力信号Ad1およびAd2をそれぞれ受 けて、入出力端子DQMOおよびDQM1に出力する。 【0176】図14は、図13に示した不良アトレスモ ニタ回路3000の構成を説明するための概略ブロック 図である.

【O 1 7 7】 不良アドレスモニタ回路 3 0 0 0は、信号 TROUT O~信号TROUT 3を受けるAND回路3 200と、AND回路3200の出力およびリードクロ ック信号RCLKを受けるAND回路3200と、リセ ット信号RSTに応じてリセットされ、AND回路32 02の出力に応じて、カウント動作をする第1および第 2の2ピットカウンタ3204および3206とを含

【0178】第1の2ピットカウンタ3204の出力 が、信号Ad 1として出力され、第1の2ビットカウン タ3204の出力を受けてカウント動作をする第2のカ ウンタ3206の出力が信号Ad2として出力される。 【ロ179】なお、以上の説明で明らかなように、バー スト動作で読出されるデータ数、すなわちパースト長が より長い場合には、2ピットカウンタの数を増やすこと

で、同様の動作を行なうことが可能である。 【0 1 8 0】以上のような構成をすることで、パースト **読出動作中に、不良結果が生じた場合には、カウンタ3** 204および3206のカウント動作が停止し、停止し た時点でのカウント結果が、入出力端子DQMOおよび DQM 1から外部に出力される。

【O 1 8 1】テスタ側で、このDQ MOおよびDQ M 1 の出力レベルを確認することで、パースト読出中のいず れのアドレスにおいて不良が生したのかを特定すること が可能となる。

【〇182】なお、以上の説明では、同期型半導体記憶 装置1000は、通常動作ではダブルデータレート動 作、すなわち、外部クロック信号の立上りエッジおよび 立下りエッジのいずれにおいても、データの読出および 舎込み動作が行なわれることで高速なアクセスが行なわ れる場合について説明した。しかしながら、本発明は、 このような場合に限定されることなく、たとえば、いわ ゆるランパス型のDRAM、すなわち、外部クロック信 号に対して、データの読出/書込みのレートがダブルデ - タレート以上のメモリに適用することも可能である。 つまり、ランパス型DRAMにおいても外部クロックに 同期した内部クロックが、内部同期信号生成回路により 生成される。したがって、以上の説明と同様に、テスト 動作モードでは、この内部同期信号生成回路が外部クロ ック信号よりも高周波の内部クロック信号を発生するこ ととすると、実施の形態 1 および2 と同様のテスト動作 を行うことが可能である。

【0183】今回開示された実施の形態はすべての点で 例示であ って制限的なものではないと考えられるべきで ある。本発明の範囲は上記した説明ではなくて特許請求 の範囲によって示され、特許請求の範囲と均等の意味お よび範囲内でのすべての変更が含まれることが意図され

[0184]

【発明の効果】請求項 1記載の同期型半導体記憶装置 は、第2の動作モードにおいては、外部クロック信号よ りも、内部回路が高速に動作し、かつ、隣接するメモリ セル間で互いに反転したデータを内部生成して書込むの て、テスタの負担を軽減することが可能である。

【0185】請求項 2の同期型半導体記憶装置は、ダブ ルデータレートで動作可能な同期型半導体記憶装置にお いて、請求項 1記載の同期型半導体記憶装置と同様の効 果を奏することが可能である。

【0186】請求項 3記載の同期型半導体記憶装置は、 請求項 2記載の同期型半導体記憶装置の奏する効果に加 えて、データ読出時においてデータの判定結果が出力さ れるのでテスタの負担を経滅することが可能である。

【0187】請求項 4ないし 6記載の同期型半導体記憶 装置においては、第2の動作モードにおいては、外部ク

ロック信号よりも、内部回路が高速に動作し、かつ、バースト読み出しされるいずれのアドレスにおいて不良が発生したかを検知することが可能である。

【図面の簡単な説明】

【図1】 本発明の実施の形態1のSDRAM1000の構成を示す概略ブロック図である。

【図2】 SDRAM1000のデータ入出力部の構成を示す蝦略ブロック図である。

【図3】 SDRAM1000の通常動作を説明するためのタイミングチャートである。

【図4】 内部制御クロック生成回路1008の構成を示す概略ブロック図である。

【図5】 舎込ドライバ1090の構成を説明するため の概略ブロック図である。

【図6】 データ入力パッファ1072gの構成を説明 するための概略ブロック図である。

【図7】 メモリアレイ部の構成を説明するための概略 ブロック図である。

「図8」 メモリアレイブロックMABiの構成を説明 するための概略ブロック図であ る。


「図9」 テスト動作モード時のデータ舎込パターンを 説明するための平面図である。


【図10】 実施の形態1のSDRAM1000のテスト動作を説明するためのタイミングチャートである。 【図11】 リードドライバ回路1092の構成を説明するための概味ブロック図である。 【図12】 比較回路2310の構成を説明するための 概略ブロック図である。


【図13】 本発明の実施の形態2の不良アドレスモニタ回路3000を説明するための概略ブロック図である。


【図 1 4】 不良アドレスモニタ回路3000の構成を 説明するための概略ブロック図である。


[符号の説明]






































This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: ____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.